Newsletter
IC Plus & Halo - Ethernet Design Techniken
CfS IC Plus & Halo "Ethernet Design Techniken"
Vor Jahren gab es das Siemens S10, ein echter „Knochen“ – groß und ziemlich schwer. Man konnte nicht viel mehr damit machen als telefonieren. Inzwischen erfreuen wir uns an kleinen, dünnen, leichten, sprich „smarten“ Handys. Mit denen kann man natürlich telefonieren, bekommt aber eine Vielzahl an weiterer Funktionalität, wie z.B. MP3-Player, Radio, Bluetooth oder Kamera geboten. Der Funktionsumfang dieser und anderer Applikationen steigt ständig, dank immer höher integrierter Komponenten. So wie bei IC Plus, unserem Partner für Ethernet-Lösungen.
IC Plus bietet mittlerweile ein breites Spektrum an Ethernet Bausteinen mit einem beachtlichen Preis-/Leistungsverhältnis. Das Produktspektrum wird ständig erweitert. So bilden z.B. der IP1717 + IP108A einen guten 16 Port Dumb- oder auch Smart-Switch. Das Chipset gibt es bereits für 3€. Was zu beachten ist, um den richtigen Kompromiss in Multiport Highspeed Designs zu finden, verraten wir Ihnen im folgenden Artikel.
Bei hoher Geschwindigkeit auf der Spur bleiben
In einer IP1717 und IP108A Switch Anwendung kommen serielle High-Speed-Schnittstellen zur Kopplung der Schaltkreise zum Einsatz. SS-SMII Schnittstellen reduzieren die Anzahl der benötigten Pins und sorgen dafür, dass mit kleineren Gehäusen gearbeitet werden kann. Allerdings sind die SS-SMII Signale sehr schnell und damit die Systemleistung nicht leidet, müssen zur Leistungssteigerung ein paar Layout-Richtlinien beachtet werden.
In elektronischen High-Speed-Schaltungen ist die Qualität der Spannungsversorgung ein wichtiger Punkt, da analoge Schaltkreise sehr empfindlich auf Rauschen in der Versorgung reagieren. Ripple auf der Versorgungsspannung und Störungen durch "Digital Switching" kann durch Folgendes hervorgerufen werden: Schlecht geregelte oder überlastete Netzteile, mit hohen Taktraten betriebene Datenbusse, DC/DC Konverter. Rauschen, welches durch diese Quellen erzeugt wird, kann in den Transmitter und Receiver gekoppelt werden und ins Netzwerk gelangen. Eine Kopplung kann auch über die analogen Power- und Ground Pins des Transceivers oder andere Terminierungsschaltkreise, wie z.B. die Mittelanzapfung des Übertragers erfolgen. Diese Rauschbedingungen wirken sich auf EMI und Datenverfälschung aus. Ferritperlen und Koppelkondensatoren werden hier häufig verwendet. Die Ferritperlen hindern die hohen Frequenzen daran, von der Versorgung zum kritischen Schaltkreis zu gelangen und die Koppelkondensatoren entkoppeln die Störsignale vom System. Diese Vorgehensweise schützt die Bausteine und erhöht die Leistung im System.
Möchte man elektromagnetischen Interferenzen (EMI) und elektrischen Entladungen (ESD) entgegentreten und dabei auch noch gute Leistungsergebnisse erzielen, ist es angebracht, das Design darauf auszurichten. Werden angemessene Designpraktiken angewendet, können Störungen durch digitale Schaltvorgänge bei hohen Frequenzen und Gleichtaktstörungen minimiert werden. Weiterhin wird eine hinreichende Abschirmung der Schaltung zur äußeren Umgebung erzielt. Sorgfalt beim Layout ist wichtig und notwendig. Die folgenden Empfehlungen helfen bei der Umsetzung.
Allgemeine Layout-Richtlinien
Die verwendeten Komponenten sollten den Anforderungen der Anwendung entsprechen. Die von den Herstellern angegebenen Komponenten dienen immer nur als Referenz und sollten an das eigene Design angepasst werden.
- Hochfrequente Signalleitungen sollten in einem 45° Winkel verlaufen. Ausreichender Einsatz von Entkopplungskondensatoren, Reduzierung von hoch-frequentem Rauschen auf den Power- und Ground-Planes. Die Koppelkondensatoren müssen so dicht wie möglich an den IP1717 und IP108A gesetzt werden.
- Vermeiden Sie es, Signalleitungen parallel zu Taktleitungen zu verlegen, da Taktleitungen Störungen auf den parallel laufenden Signalleitungen hervorrufen können und damit die Signalqualität von z.B. MDC, RXCLK und TXCLK Signalen beeinflussen.
- Die Massefläche sollte ein möglichst durchgängiger Bereich sein. Unterbrechungen in den Masseflächen möglichst vermeiden, speziell in Bereichen wo hochfrequente Signale abgeschirmt werden sollen (Antenneneffekt vermeiden). Wenn möglich, ungenutzte Bereiche der Signalflächen mit Kupfer ausfüllen und über Durchkontaktierungen mit einer VCC oder Masse verbinden, die nicht direkt am Signal Layer liegt. Diese Technik, die sich "Signal Layer Filling" nennt, kann die kapazitive Kopplung der Power Planes verbessern.
- Leiterbahnführungen der Spannungsversorgung so breit wie möglich ausführen (min. 100mil – 2,54mm), um einen Spannungsabfall bei großen Strömen zu vermeiden.
- Die Mittelanzapfung der Primärwicklung des Übertragers sollte auf die analoge Spannungsversorgung geführt werden.
Empfehlung für die Differentialleitungen
Beim Routing der Leiterbahnen der Differentialpaare vom IP108A zum Übertrager sollten die Traces so kurz wie möglich geführt werden. Die Mittelanzapfung der Primärwicklung des Übertragers sollte auf die analoge 1,9V Spannungsversorgung geführt werden.
Es wird empfohlen, dass jedes Differentialpaar den doppelten Abstand gegenüber den einzelnen positiven und negativen Signalleitungen (die einen Abstand von 6mil aufweisen) haben sollte (siehe Bild2), um Interferenzen zu reduzieren.
Zwischen Übertrager und Stecker (RJ-45) wird eine Chassis Ground Fläche empfohlen, damit die analogen Signale gut vor externen Rauschquellen geschützt werden und um den Störstrahlungseffekt zu minimieren. Bei den Differentialleitungen werden, wenn irgendwie möglich, keine Durchkontaktierungen verwendet, damit keine unterschiedlichen Impedanzen bei vorgegebener Leiterbahnlänge auftreten.
Empfehlungen für die SS-SMII Terminierung
Bei den SS-SMII Leiterbahnen muss ebenfalls auf ein paar High-Speed-Design-Regeln geachtet werden, da hier Takt und Datenrate ebenfalls recht hoch sind und lange Leiterbahnen leicht in eine größere abgegebene Strahlung resultieren können.
In einem 16-Port-Switch sollte die SS-SMII Leitungslänge 4 Inches (10cm) nicht überschreiten. Die Leiterbahnbreite sollte 6mil (0,15mm) betragen und es wird ein Abstand der SS_SMII Signale von 12mil (0,3mm) voneinander empfohlen.
IP1717 und IP108A Komponenten-Anordnung
Für ein optimales Layout werden IP1717+IP108A wie in Bild 4 angeordnet.
PHY-to-PHY Kopplung effektiv und einfach
Häufig werden IC Plus Switches auch in Backplane-Anwendungen eingesetzt. Schnell kommt die Frage auf, wie sich das Design vereinfachen und preiswerter gestalten lässt, da keine RJ-45 Buchsen oder Verbindungskabel verwendet werden. Der erste Ansatz ist oftmals, es mit einer kapazitiven Kopplung zu versuchen. Sie ist klein und preiswert. Obwohl prinzipiell möglich, ist es meist etwas komplizierter, kapazitiv zu koppeln. Oft gibt es dabei technische Einschränkungen oder es führt zu Problemen bei der Signal Integrität. 
Eine sehr gute und effektive, sowie preisgünstige Alternative ist, einen einfachen 1:1 Übertrager dazwischen zu schalten und absolut herkömmlich so zu terminieren, wie es der jeweilige Phy verlangt (meist 100 Ohm).
Man nehme einfach einen Single Transformer ( z.B. HALO TG110-5006N1RL) und verbinde TX mit RX und RX mit TX. Dann noch darauf achten, dass die Polarität korrekt ist....RP-TP, RN-TN...fertig! Das ist einfacher und funktioniert besser.
...mehr über IC Plus
