TOPAS: IDT - PowerQUICC®-Clock

16.06.09

IDT - PowerQUICC®-Clock

Hi-Q News IDT "PowerQUICC®-Clock"

Für eingebettete Systeme mit den CPUs aus der Freescale PowerQuicc-Familie bietet IDT ein umfangreiches Portfolio an Clocking-Lösungen. Alle Clock-Generatoren erzeugen mit ihren PLLs (Phase-Locked-Loop) mehrfache Ausgangstakte basierend auf einer einzigen Taktreferenz wie beispielsweise einem kostengünstigen 25 MHz Grundwellenquarz oder auch externen Referenzen. Die Generatoren unterstützen sowohl differentielle I/O-Technologie, wie sie heute in vielen High-Speed Designs zum Einsatz kommt als auch die "klassischen" single-ended Systeme. Der Ausgangsskew, also die zeitliche Verschiebung des gleichen Ausgangstaktes an 2 oder mehr Ausgängen eines Bausteines ist extrem minimiert, um die hohen Timinganforderungen schneller synchroner Elektronik zu erfüllen. Programmierbare Slew-Rates (Flankensteilheit) an den Ausgängen und Spread-Spektrum Modulation des Prozessor-Clocks helfen bei der Optimierung der Designs im Hinblick auf die elektromagnetische Verträglichkeit.

FemtoClock-Technologie mit niedrigstem Jitter

Nun ist leider auch die PLL-Technologie in der realen Welt nicht frei von Fehlern. Sowohl der Phasendetektor als auch der VCO eines PLL-Regelkreises haben so ihre Tücken, was sich in der Praxis als Jitter, also als Unstabilität der Taktflanken zeigt.

Gerade die verwendeten VCOs (voltage controlled oscillator) innerhalb der PLL-Synthesizer mit ihrer extrem hohem Spannungs-Frequenz-Umsetzung neigen sehr zum Jittern. Schließlich müssen sie mitunter Frequenzbereiche von mehreren 100 MHz mit einem Spannungsunterschied von 1..2 Volt bewerkstelligen und sind daher besonders empfänglich für noch so kleine Störungen auf der Versorgungsspannung. Für den Entwickler ist daher beim Einsatz entsprechender Bausteine höchste Sorgfalt auf beste Stützung der Spannungskreise und extrem induktionsarme Ankopplung über Power-Groundplanes lebensnotwendig. Zudem sollte, wenn immer möglich, die Ausgangslast gering gehalten werden, um Schaltspitzen innerhalb des Silizium zu vermeiden.

Mit der nun in dritter Generation vorliegenden FemtoClock-Technologie ist es IDT aber gelungen, PLL-Regelverfahren und niedrigsten Jitter miteinander zu versöhnen. Nebenstehende Abbildung zeigt einen sog. Phase Noise Plot des 840021, einem 125-MHz Generator für Gigabit Ethernet Systeme, der bei Nennfrequenz einen typischen Phasenjitter von 0.34ps (!) aufweist und damit optimale Übertragungsbedingungen schafft.

PowerQUICC®III und die Power Architecture™

Prozessoren wie der Power-QUICC III haben integrierte, serielle Highspeedschnittstellen, so z.B. für Gigabit-Ethernet, serial RapidIO oder PCI Express. Diese Kommunikationsstandards verlangen eng spezifizierte Taktreferenzen mit genau definiertem Jitter bei Frequenzen von üblicherweise 100 oder 125 MHz.
Mit der wachsenden Anzahl solcher Taktsignale, die in modernen eingebetteten Systemen benötigt werden, steigt auch der Bedarf an höher integrierten Clocking-Lösungen wie dem 841S012i. Diese Single-Chip-Lösung hilft auch dabei, die Zuverlässigkeit des Gesamtsystems im Vergleich mit herkömmlichen oszillatorbasierenden Ansätzen zu erhöhen, indem die Anzahl der Bauelemente und die Komplexi tät gesenkt wird.

Eingebettete Systeme, die keinen Kompromiss in Sachen Bit-Error-Rate, Übertragungsstrecke und Übertragungsgeschwindigkeit eingehen können, brauchen Referenztakte mit äusserst niedrigem Jitter. Generatoren wie der IDT FemtoClock® 841202-245 weisen einem Jitter von weniger als 1ps rms (!) und sind daher ideal für derartige Kommunikationssysteme geignet. In einer 2-IC-Lösung liefert der FemtoClock Baustein die Referenztakte für PCIe® und Serial RapidIO®, während ein 840S07i die Prozessortakte generiert.

PowerQUICC® II Pro

Der 840S05i ist ein Takt-Synthesizer mit 4 Ausgängen und wurde speziell für die PowerQUICC II Pro CPUs entwickelt (MPC834xE). Mit 2 konfigurierbaren Ausgangsbänken und der Möglichkeit zur Ausgabe von 25 oder 125 MHz für Ethernet Anwendungen hilft diese Single-Chip-Lösung die Zahl notwendiger Clocking-Devices zu minimieren, ohne dabei Flexibilität aufzugeben.

PowerQUICC® I

Entwickelt mit der Zielsetzung der Vereinfachung von Prozessor-Board-Designs, bieten kompakte, integrierte Generator-ICs wie der MPC9817 von IDT eine umfassende Clocking-Lösung für Power- QUICC I Prozessorsysteme.

Der Baustein erzeugt sowohl den Systemtakt als auch Clock-Signale für die Physical-Layer Funktionsgruppen wie Ethernet 802.3. Dank PLL-Technologie reicht als Referenz ein Standard-Quarz mit 25MHz.

Für größere Implementierungen mit mehreren Peripherieeinheiten und der Notwendigkeit zusätzlicher, synchroner Taktsignale kann ein Zero-Delay-Buffer wie der 2305 verwendet werden.

PowerQUICC® II Prozessorsysteme

Die beiden Buffer-ICs 83905i und 8304i zeigen einfache, aber effiziente Clock-Lösungen für PowerQuicc II Prozessoren. Im sog. PCI Agent Mode des Prozessors erzeugt der 83905i alle notwendigen PCI Taktsignale einschließlich dem CPU-Takt mit nur einem Quarz.

Taktsignale für SDRAMs und periphere Komponenten werden vom Prozessor selbst erzeugt und mit Hilfe eines 8304i Fan-Out Buffers synchron verteilt. Einer der 8304i-Ausgänge wird als Feedback-Signal zum Prozessor zurück geleitet, um somit die Regelschleife zu schließen, mit der Taktverzögerungen auf Grund von Laufzeiten kompensiert werden. Clock-Buffer von IDT stehen mit 2 .. 41 Ausgängen zur Verfügung, so daß für nahezu jedes Design eine kompakte Lösung existiert.

Im PCI Host Mode des PowerQUICC II Prozessors liefern Taktgeneratoren wie der 840S05i einen synchronen Systemtakt, der in Frequenz und Flankensteilheit parametrisierbar ist. Wie auch beim PCI Agent Mode dient ein Fan-Out-Buffer, eingeschleift in den externen Verzögerungskreis des Prozessors dazu, synchrone Taktsignale für externe PCI-Devices zu erzeugen.