IP1103A ist ein integrierter Chip für einen 10M/100M/1000M Media Converter mit PHY und einem 100M/1000M SERDES, der sowohl im Switch-Modus arbeiten kann, als auch den Datentransfer mit niedriger Latenzzeit zwischen TP- und Fiber-Seite im Konvertermodus unterstützt.
Die Transceiver im IP1103A sind DSP basierend in 85-nm-Technologie umgesetzt und weisen eine hohe Störsicherheit und gute Treiberleistung auf.
Der IP1103A hat als Paketpuffer ein 384kbit SRAM integriert. Verschiedene 2-Draht-Schnittstellen zur Anbindung einer CPU oder EEPROM stehen für die erweiterte Konfiguration zur Verfügung.
Der Baustein wird in einem 48-Pin QFN Gehäuse geliefert.
Features:
- Switch Mode
- Ein 1000Base-T/100Base-TX/10Base-Te und 1000Base-X/100Base-FX Fiber Ethernet Switch
- Integrierter 1000Base-T/100Base-TX/10Base-Te PHY
- Integrierter Serdes PHY
- IEEE802.3az Untertstützung
- 10/100Mb Voll/Halb Duplex Unterstützung
- 1000Mb Voll Duplex Unterstützung
- Converter Mode
- Ein 1000Base-T/100Base-TX/10Base-Te auf 1000Base-X/100Base-FX Fiber Ethernet Converter
- Integrierter 1000Base-T/100Base-TX/10Base-Te PHY
- Integrierter Serdes PHY
- 10/100Mb Voll/Halb Duplex Unterstützung
- 1000Mb Voll Duplex Unterstützung
- Direct Wire Architektur
- Geringe Latenz bei TP und Fiber Umsetzung
- Auto Switching
- Fiber MAU für SD Signal
- TTL Level für SD Detection
- TTL Level für SD Detection
- Store & Foward, Share Memory Non-blocking Architecture
- Integrierter 384Kb SRAM Paket-Speicher
- 16K Jumbo Packet Unterstützung
- Wire-Speed Operation auf jedem Port
- Head of Line Blocking Prevention
- Flow Control Unterstützung
- 802.3x Compliant Flow Control bei Voll Duplex
- Collision/Carrier_Sense basierender Backpressure bei Halb Duplex
- Interne 1K MAC Adresseinträge
- CRC/Direct Hashing Algorithmen
- Wire-Speed Address Learning und Resolution
- Security und Static MAC Unterstützung
- Learning ein-/auschaltbar
- Sniffer Function Unterstützung (In/Out/In+Out)
- VLAN
- 2 Port basierend
- 4 Protokoll basierend
- 16 Tag basierend
- Tag Remove/Add/Modify Unterstützung
- IVL/SVL learning mode
- Protected VLAN Unterstützung
- Q-in-Q (Double Tag) Unterstützung
- VLAN Translation
- Class Of Service (CoS) Unterstützung
- Port basierend
- Port basierend
- Port Security
- MAC basierend
- IP basierend
- Port basierend
- Bandbreitenkontrolle
- 64K bps bis Wire Speed (Auflösung 64k)
- Queue basierende Bandbreitenkontrolle (Auflösung 64k/1M/2M/4M)
- SMI Interface Auto-Polling
- Speed, Duplex, Flow Control, Link
- MMD Access Unterstützung
- Out Queue
- Frame Buffer/Queue/Port basierendes Aging
- Zugesicherte/begrenzte Bandbreite
- Zugesicherte Latenzzeit
- WRED
- Low Latency Queue Unterstützung
- Dorm Mode (WAN/LAN Dual Schedule Mode)
- Unterstützung von 16 ACL Einträgen basierend auf
- Ingress Port
- VLAN
- Destination/Source MAC Adresse
- Destination/Source IP (spezifisch oder Bereich)
- TCP/UDP Destination/Source Port Number (spezifisch oder Bereich)
- IP Protokoll, DSCP, TCP Flag
- Action: Drop, Priority, Q-in-Q Tag, Remarking, Redirect, Bandbreitenbrenzung
- Konfiguration
- Hardware Pin Setting
- 2-Draht SMI Schnittstelle für automatisches Polling vom PHY
- Serielle 2-Draht Schnittstelle zur Konfiguration via EEPROM
- Advanced EEPROM Program Mode
- LED
- Wählbare LED Anzeige
- Serial LED, Direct LED, Bi-Color LED Unterstützung
- Generelle LED Anzeige für Hauptfunktionen wie Voll/Halb Duplex, 10/100/1000 LP und LFPT ...etc
- Unterstützt die Auto Test Funktion bei der Massenfertigung
- Automatisch generierte Test Frames
- Ergebnisanzeige auf den LED Ausgängen
- Interrupt Pin für PHY Mode/Link/SMI R/W
- Complete Notification
- Complete Notification
- OAM support (IEEE 802.3ah und TS-1000)
- Remote Fault Indication
- Remote Loopback
- Auto Discovery
- Remote R/W Register